Lid : Login |Registratie |Uploaden kennis
Zoeken
Centrale verwerkingseenheid
1.Geschiedenis
1.1.Transistor CPU's
1.2.Kleinschalige integratie-CPU's
1.3.Grootschalige integratie-CPU's
1.4.microprocessoren
2.Operatie
2.1.halen
2.2.Decoderen [Wijziging ]
De instructie die de CPU ophaalt uit het geheugen, bepaalt wat de CPU zal doen. In de decodeerstap, uitgevoerd door het circuit dat bekend staat als de instructiedecoder, wordt de instructie omgezet in signalen die andere delen van de CPU besturen.
De manier waarop de instructie wordt geïnterpreteerd, wordt bepaald door de instructiesetarchitectuur van de CPU (ISA). Vaak geeft een groep bits (dat wil zeggen een "veld") binnen de instructie, de opcode genoemd, aan welke bewerking moet worden uitgevoerd, terwijl de resterende velden gewoonlijk aanvullende informatie verschaffen die vereist is voor de bewerking, zoals de operanden. Die operanden kunnen worden gespecificeerd als een constante waarde (een directe waarde genoemd), of als de locatie van een waarde die een processorregister of een geheugenadres kan zijn, zoals bepaald door een of andere adresseringsmodus.
In sommige CPU-ontwerpen is de instructiedecoder geïmplementeerd als een bedrade, onveranderlijke schakeling. In andere wordt een microprogramma gebruikt om instructies in sets van CPU-configuratiesignalen te vertalen die sequentieel over meerdere klokpulsen worden toegepast. In sommige gevallen is het geheugen dat het microprogramma opslaat herschrijfbaar, waardoor het mogelijk is om de manier te veranderen waarop de CPU instructies decodeert.
2.3.uitvoeren
3.Structuur en implementatie
3.1.Besturingseenheid
3.2.Rekenkundige logica eenheid
3.3.Geheugenbeheereenheid
3.4.Kloksnelheid
3.5.Integer bereik
3.6.Parallelism
3.6.1.Instruction-level parallellisme
3.6.2.Taakniveau-parallellisme
3.6.3.Data parallellisme
3.7.Virtuele CPU's
4.Prestatie
[Uploaden Meer Inhoud ]


Auteursrecht @2018 Lxjkh